

日 本 国 特 許 庁

JAPAN PATENT OFFICE

3 / Priority No.
E. Villis
12-3-01

1c978 U.S. PRO
09/942907
08/31/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application: 2000年11月29日

出 願 番 号

Application Number: 特願2000-362300


出 願 人

Applicant(s): 松下電器産業株式会社

2001年 7月 2日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3061861

【書類名】 特許願

【整理番号】 2926420160

【提出日】 平成12年11月29日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/768

【発明者】

 【住所又は居所】 大阪府高槻市幸町 1 番 1 号 松下電子工業株式会社内

 【氏名】 伊倉 恒生

【特許出願人】

 【識別番号】 000005843

 【氏名又は名称】 松下電子工業株式会社

【代理人】

 【識別番号】 100097445

 【弁理士】

 【氏名又は名称】 岩橋 文雄

【選任した代理人】

 【識別番号】 100103355

 【弁理士】

 【氏名又は名称】 坂口 智康

【選任した代理人】

 【識別番号】 100109667

 【弁理士】

 【氏名又は名称】 内藤 浩樹

【手数料の表示】

 【予納台帳番号】 011316

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

特 2 0 0 0 - 3 6 2 3 0 0

【物件名】 要約書 1

【包括委任状番号】 9809939

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項 1】 基板上に、相対的に比誘電率が低く且つ機械的強度が小さい第 1 の絶縁膜を形成する工程と、

前記第 1 の絶縁膜の上における配線間容量を小さくしたい領域にマスクパターンを形成した後、前記マスクパターンを用いて選択的エッチングを行なって前記第 1 の絶縁膜をパターンニングする工程と、

前記基板上に、相対的に比誘電率が高く且つ機械的強度が大きい第 2 の絶縁膜を形成する工程と、

前記第 2 の絶縁膜を研磨により平坦化して、前記第 1 の絶縁膜の表面に薄く前記第 2 の絶縁膜を残す工程と、

前記第 1 の絶縁膜に配線溝を形成する工程と、

前記配線溝に埋め込み配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項 2】 前記埋め込み配線が形成された前記第 1 の絶縁膜の上に、前記埋め込み配線を構成する金属の拡散を防止する第 3 の絶縁膜を形成する工程をさらに備えていることを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 3】 前記第 1 の絶縁膜及び第 2 の絶縁膜は、いずれも無機材料を主成分とし、

前記第 1 の絶縁膜に配線溝を形成する工程は、前記第 1 の絶縁膜及び前記第 2 の絶縁膜に対して同時に選択的エッチングを行なって、前記第 2 の絶縁膜にも配線溝を形成する工程を含むことを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 4】 前記第 1 の絶縁膜は有機材料を主成分とする一方、前記第 2 の絶縁膜は無機材料を主成分とし、

前記第 1 の絶縁膜に前記配線溝を形成する工程の前又は後に、前記第 2 の絶縁膜を選択的にエッチングして前記第 2 の絶縁膜に配線溝を形成する工程をさらに備えていることを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 5】 前記第 1 の絶縁膜の表面に薄く残す前記第 2 の絶縁膜の膜厚は、 $10\text{ nm} \sim 50\text{ nm}$ であることを特徴とする請求項 1 に記載の半導体装置の製造方法。

【請求項 6】 基板上に、相対的に比誘電率が低く且つ機械的強度が小さい第 1 の絶縁膜を形成する工程と、

前記第 1 の絶縁膜の上に前記第 1 の絶縁膜よりも機械的強度が大きい第 2 の絶縁膜を形成する工程と、

前記第 2 の絶縁膜の上における配線間容量を小さくしたい領域にマスクパターンを形成した後、前記第 2 の絶縁膜及び第 1 の絶縁膜に対して前記マスクパターンを用いて選択的エッチングを行なって前記第 2 の絶縁膜及び第 1 の絶縁膜をパターンニングする工程と、

前記基板上に、相対的に比誘電率が高く且つ機械的強度が大きい第 3 の絶縁膜を形成する工程と、

前記第 3 の絶縁膜を研磨により平坦化して、前記第 2 の絶縁膜の表面に前記第 3 の絶縁膜を薄く残す工程と、

前記第 2 の絶縁膜及び第 1 の絶縁膜に配線溝を形成する工程と、

前記配線溝に埋め込み配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項 7】 前記第 1 の絶縁膜は有機材料を主成分とし、

前記第 2 の絶縁膜及び第 1 の絶縁膜に前記配線溝を形成する工程は、前記第 2 の絶縁膜の上に形成されたマスクパターンを用いてエッチングを行なって前記第 2 の絶縁膜に前記配線溝を形成した後、前記第 1 の絶縁膜に前記配線溝を形成すると同時に前記マスクパターンを除去する工程を含むことを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 8】 前記第 2 の絶縁膜の機械的強度は、 $4.0 \sim 20.0\text{ GPa}$ であることを特徴とする請求項 6 に記載の半導体装置の製造方法。

【請求項 9】 前記第 2 の絶縁膜の比誘電率は、 $3.5 \sim 4.5$ であることを特徴とする請求項 6 に記載の半導体装置の製造方法。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は半導体装置の製造方法に関し、特に絶縁膜における配線間容量を低減したい領域に局部的に低誘電率膜を形成する方法に関する。

【 0 0 0 2 】

【従来の技術】

近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、金属配線は微細化及び多層化の方向に進んでおり、これらの要求を実現するための手段の一つとして、層間絶縁膜に、比誘電率の低い絶縁膜（以下、低誘電率絶縁膜と称する。）を用いる技術が提案されている。

【 0 0 0 3 】

層間絶縁膜に低誘電率絶縁膜を用いると、配線間容量が低減するので、信号遅延の問題は回避できる。

【 0 0 0 4 】

しかしながら、現在検討されている低誘電率絶縁膜の多くは、機械的強度が小さいため衝撃に弱いこと、及び熱伝導率が低いため放熱性が良くないという短所を有している。

【 0 0 0 5 】

そこで、層間絶縁膜における信号遅延が特に問題になる領域には低誘電率絶縁膜を用いる一方、信号遅延が特に問題にならない領域においては、比誘電率は高くなるが、機械的強度が大きく且つ熱伝導率が高い絶縁膜例えばシリコン酸化膜を用いる技術が提案されている。

【 0 0 0 6 】

以下、図 8（a）～（d）を参照しながら、特開平 1 1 - 1 3 5 6 2 0 号公報に示されており、配線間に局部的に低誘電率絶縁膜を形成する方法について説明する。

【 0 0 0 7 】

まず、図 8（a）に示すように、半導体基板 1 0 の上に金属配線 1 1 を形成した後、半導体基板 1 0 の上における配線間容量を特に低減したい領域にレジスト

パターン 1 2 を形成する。

【 0 0 0 8 】

次に、液相成長法により、図 8 (b) に示すように、半導体基板 1 0 の上におけるレジストパターン 1 2 が形成されていない領域にシリコン酸化膜 1 3 を形成する。

【 0 0 0 9 】

次に、図 8 (c) に示すように、レジストパターン 1 2 を除去した後、半導体基板 1 0 の上に全面的に低誘電率絶縁膜 1 4 を形成する。

【 0 0 1 0 】

次に、図 8 (d) に示すように、CMP により、低誘電率絶縁膜 1 4 におけるシリコン酸化膜 1 3 の上に存在する部分を除去して、シリコン酸化膜 1 3 と低誘電率絶縁膜 1 4 とをほぼ面一にする。

【 0 0 1 1 】

以上のような工程を繰り返し行なうことにより、配線間容量を特に低減したい領域にのみ選択的に低誘電率絶縁膜 1 4 を形成することができる。

【 0 0 1 2 】

【発明が解決しようとする課題】

しかしながら、半導体集積回路装置の微細化が進んで配線ピッチが小さくなると、配線同士の間到低誘電率絶縁膜を充填することが困難になり、低誘電率絶縁膜の材料が制限されるという問題が起きる。

【 0 0 1 3 】

また、通常、低誘電率絶縁膜は機械的強度に劣るため、CMP により低誘電率絶縁膜を平坦化する工程において、低誘電率絶縁膜に膜剥がれ又はスクラッチ等の欠陥が発生するという問題がある。

【 0 0 1 4 】

前記に鑑み、本発明は、配線ピッチが小さい配線同士の間到低誘電率絶縁膜を確実に介在させることができるようにし、また低誘電率絶縁膜に膜剥がれ又はスクラッチ等の欠陥が発生しないようにすることを目的とする。

【 0 0 1 5 】

【課題を解決するための手段】

前記の目的を達成するため、本発明に係る第 1 の半導体装置の製造方法は、基板上に、相対的に比誘電率が低く且つ機械的強度が小さい第 1 の絶縁膜を形成する工程と、前記第 1 の絶縁膜の上における配線間容量を小さくしたい領域にマスクパターンを形成した後、前記マスクパターンを用いて選択的エッチングを行なって前記第 1 の絶縁膜をパターニングする工程と、前記基板上に、相対的に比誘電率が高く且つ機械的強度が大きい第 2 の絶縁膜を形成する工程と、前記第 2 の絶縁膜を研磨により平坦化して、前記第 1 の絶縁膜の表面に薄く前記第 2 の絶縁膜を残す工程と、前記第 1 の絶縁膜に配線溝を形成する工程と、前記配線溝に埋め込み配線を形成する工程とを備えている。

【0016】

本発明に係る第 1 の半導体装置の製造方法によると、比誘電率は低いが機械的強度に劣る第 1 の絶縁膜をパターニングして、配線間容量を小さくしたい領域に第 1 の絶縁膜を存在させた後に、比誘電率が高いが機械的強度に優れる第 2 の絶縁膜を形成するため、比誘電率の低い第 1 の絶縁膜を配線間容量を小さくしたい領域に存在させることができる。

【0017】

また、機械的強度に優れる第 2 の絶縁膜を研磨により平坦化するとき、第 1 の絶縁膜の表面は露出しないため、機械的強度に劣る第 1 の絶縁膜に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防止できる。

【0018】

また、比誘電率が低い第 1 の絶縁膜に形成された配線溝に金属膜を埋め込んで埋め込み配線を形成するため、配線間隔が小さくても配線同士の上に第 1 の絶縁膜を確実に介在させることができる。

【0019】

第 1 の半導体装置の製造方法は、埋め込み配線が形成された第 1 の絶縁膜の上に、埋め込み配線を構成する金属の拡散を防止する第 3 の絶縁膜を形成する工程をさらに備えていることが好ましい。

【0020】

このようにすると、埋め込み配線を構成する金属がその上に形成される絶縁膜に拡散する事態を防止できる。

【 0 0 2 1 】

第 1 の半導体装置の製造方法において、第 1 の絶縁膜及び第 2 の絶縁膜は、いずれも無機材料を主成分とし、第 1 の絶縁膜に配線溝を形成する工程は、第 1 の絶縁膜及び第 2 の絶縁膜に対して同時に選択的エッチングを行なって、第 2 の絶縁膜にも配線溝を形成する工程を含むことが好ましい。

【 0 0 2 2 】

このようにすると、1 回の選択的エッチングによって、第 1 の絶縁膜及び第 2 の絶縁膜に同時に配線溝を形成することができる。

【 0 0 2 3 】

第 1 の半導体装置の製造方法において、第 1 の絶縁膜は有機材料を主成分とする一方、第 2 の絶縁膜は無機材料を主成分とし、第 1 の絶縁膜に配線溝を形成する工程の前又は後に、第 2 の絶縁膜を選択的にエッチングして第 2 の絶縁膜に配線溝を形成する工程をさらに備えている。

【 0 0 2 4 】

このようにすると、第 1 の絶縁膜として比誘電率の低い材料を用いることができる。また、第 1 の絶縁膜と第 2 の絶縁膜とが異なる材料であっても、第 1 の絶縁膜及び第 2 の絶縁膜にそれぞれ配線溝を形成することができる。

【 0 0 2 5 】

本発明に係る第 2 の半導体装置の製造方法は、基板上に、相対的に比誘電率が低く且つ機械的強度が小さい第 1 の絶縁膜を形成する工程と、前記第 1 の絶縁膜の上に前記第 1 の絶縁膜よりも機械的強度が大きい第 2 の絶縁膜を形成する工程と、前記第 2 の絶縁膜の上における配線間容量を小さくしたい領域にマスクパターンを形成した後、前記第 2 の絶縁膜及び第 1 の絶縁膜に対して前記マスクパターンを用いて選択的エッチングを行なって前記第 2 の絶縁膜及び第 1 の絶縁膜をパターニングする工程と、前記基板上に、相対的に比誘電率が高く且つ機械的強度が大きい第 3 の絶縁膜を形成する工程と、前記第 3 の絶縁膜を研磨により平坦化して、前記第 2 の絶縁膜の表面に前記第 3 の絶縁膜を薄く残す工程と、前記第

2の絶縁膜及び第1の絶縁膜に配線溝を形成する工程と、前記配線溝に埋め込み配線を形成する工程とを備えている。

【0026】

本発明に係る第2の半導体装置の製造方法によると、比誘電率は低いが機械的強度に劣る第1の絶縁膜をパターニングして、配線間容量を小さくしたい領域に第1の絶縁膜を存在させた後に、比誘電率は高いが機械的強度に優れる第3の絶縁膜を形成するため、比誘電率の低い第1の絶縁膜を配線間容量を小さくしたい領域に存在させることができる。

【0027】

また、機械的強度に劣る第1の絶縁膜の上に機械的強度に優れる第2の絶縁膜を形成しておいてから、第3の絶縁膜を研磨により平坦化するとき、第2の絶縁膜の表面を露出させないため、機械的強度に劣る第1の絶縁膜に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防止できる。また、比誘電率が低い第1の絶縁膜に形成された配線溝に金属膜を埋め込んで埋め込み配線を形成するため、配線間隔が小さくても配線同士の間に第1の絶縁膜を確実に介在させることができる。

【0028】

特に、第2の半導体装置の製造方法によると、機械的強度に劣る第1の絶縁膜の上に機械的強度に優れる第2の絶縁膜を形成しておいてから、第3の絶縁膜を研磨により平坦化して第2の絶縁膜の表面を露出させ、第3の絶縁膜と第2の絶縁膜とをほぼ面一にするため、配線間容量を小さくしたい領域に存在する絶縁膜の膜減りを防止できる。

【0029】

第2の半導体装置の製造方法において、第1の絶縁膜は有機材料を主成分とし、第2の絶縁膜及び第1の絶縁膜に配線溝を形成する工程は、第2の絶縁膜の上に形成されたマスクパターンを用いてエッチングを行なって第2の絶縁膜に配線溝を形成した後、第1の絶縁膜に配線溝を形成すると同時にマスクパターンを除去する工程を含むことが好ましい。

【0030】

このようにすると、マスクパターンの除去と第1の絶縁膜に配線溝を形成する工程とを同時に行なうことができるので、工程数を低減することができる。

【0031】

第2の半導体装置の製造方法において、第2の絶縁膜の機械的強度は、4.0～20.0 GPaであることが好ましい。

【0032】

このようにすると、第3の絶縁膜を研磨により平坦化する際に、第2の絶縁膜にスクラッチが発生する事態を防止できる。

【0033】

第2の半導体装置の製造方法において、第2の絶縁膜の比誘電率は、3.5～4.5であることが好ましい。

【0034】

このようにすると、比誘電率の低い第1の絶縁膜の上に第2の絶縁膜を形成しても、配線間容量が高くなる事態を防止できる。

【0035】

【発明の実施の形態】

（第1の実施形態）

以下、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。

【0036】

まず、図1（a）に示すように、図示しない下層配線が形成されているシリコン基板100の上に、回転塗布法により、無機材料を主成分とする低誘電率膜例えばハイドロジェン・シルセスキオサン（HSQ）膜からなり500nmの厚さを有する第1の絶縁膜101を全面に亘って形成した後、該第1の絶縁膜101の上における配線間容量を特に低減したい領域に、周知のリソグラフィ技術を用いて、2.0 μ mの厚さを有する第1のレジストパターン102を形成する。

【0037】

次に、第1の絶縁膜101に対して第1のレジストパターン102をマスクにエッチングを行なって、図1（b）に示すように、第1の絶縁膜101をパター

ニングした後、第1のレジストパターン102を除去する。これにより、第1の絶縁膜101は配線間容量を特に低減したい領域にのみ残存する。

【0038】

次に、図1(c)に示すように、シリコン基板100の上に全面に亘って、気相成長法により、700nmの厚さを有するプラズマTEOS膜（シリコン酸化膜）からなる第2の絶縁膜103を形成した後、図2(a)に示すように、CMP法による研磨により、第2の絶縁膜103における第1の絶縁膜101の上に存在する部分を除去し、第1の絶縁膜101の表面上に、10nm～50nm程度の第2の絶縁膜103を残す。第1の絶縁膜101上に存在する第2の絶縁膜103と、第1の絶縁膜101の存在しない領域の第2の絶縁膜103とをほぼ面一にする。このとき、低誘電率膜である第1の絶縁膜101は露出しないので、スクラッチ等の欠陥が入ることはない。

【0039】

次に、図2(b)に示すように、第1の絶縁膜101及び第2の絶縁膜103の上に、配線溝形成領域に開口部104aを有する第2のレジストパターン104を形成する。その後、第1の絶縁膜101及び第2の絶縁膜103に対して第2のレジストパターン104をマスクにして、例えば CHF_3 ガスと CF_4 ガスとの混合ガスからなるエッチングガスを用いてエッチングを行なって、図2(c)に示すように、第1の絶縁膜101及び第2の絶縁膜103に250nm程度の深さを有する配線溝105を同時に形成する。

【0040】

次に、図3(a)に示すように、配線溝105の内部を含む第1の絶縁膜101及び第2の絶縁膜103の上に全面に亘って、窒化タンタルからなるバリアメタル層及び銅からなるシード層を順次堆積した後、電解メッキによりシード層の上に銅膜を成長させることにより、バリアメタル層、シード層及び銅膜からなる金属膜106を配線溝105が充填されるように堆積する。

【0041】

次に、図3(b)に示すように、CMP法により、金属膜106における第1の絶縁膜101及び第2の絶縁膜103の上に存在する部分を除去して、埋め込

み配線となる金属配線 1 0 7 を形成した後、図 3 (c) に示すように、プラズマ CVD 法により、金属配線 1 0 7、第 1 の絶縁膜 1 0 1 及び第 2 の絶縁膜 1 0 3 の上に、5 0 n m の厚さを有し金属配線 1 0 7 を構成する銅の拡散を防止する炭化シリコン膜からなる第 3 の絶縁膜 1 0 8 を形成する。

【0 0 4 2】

第 1 の実施形態によると、配線ピッチが小さい金属配線同士の間、低誘電率膜を埋め込む必要がないため、配線ピッチが小さい金属配線同士の間、低誘電率材料を確実に介在させることができる。また、金属配線同士の間、狭い間隔に低誘電率材料を埋め込む工程がないため、低誘電率膜の材料の選択の範囲が広がる。

【0 0 4 3】

また、第 1 の絶縁膜 1 0 1 と第 2 の絶縁膜 1 0 3 とをほぼ面一にするための CMP は、第 1 の絶縁膜 1 0 1 を形成した後、比較的研磨に強いシリコン酸化膜からなる第 2 の絶縁膜 1 0 3 に対して行なうため、低誘電率膜である第 1 の絶縁膜 1 0 1 に膜剥がれ及びスクラッチ等の欠陥が発生しない。

【0 0 4 4】

(第 2 の実施形態)

以下、本発明の第 2 の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。

【0 0 4 5】

まず、図 4 (a) に示すように、図示しない下層配線が形成されているシリコン基板 2 0 0 の上に、回転塗布法により、有機材料を主成分とする低誘電率膜例えばポリアリルエーテル膜からなり 5 0 0 n m の厚さを有する第 1 の絶縁膜 2 0 1 を全面に亘って形成した後、第 1 の絶縁膜 2 0 1 の上に、プラズマ CVD 法により、機械的強度の高い絶縁膜、例えば炭化シリコン膜（機械的強度：8 G P a、比誘電率：4. 5）からなる第 2 の絶縁膜 2 0 2 を全面的に形成する。第 2 の絶縁膜 2 0 2 に炭化シリコン膜を選択した理由は、機械的強度があり、比誘電率も窒化シリコン膜よりも低いからである。その後、第 2 の絶縁膜 2 0 2 の上における配線間容量を特に低減したい領域に、周知のリソグラフィ技術を用いて、2

． 0 μ mの厚さを有する第1のレジストパターン203を形成する。

【0046】

次に、第2の絶縁膜202及び第1の絶縁膜201に対して第1のレジストパターン203をマスクにして、例えばCOガスとCF₄ガスとの混合ガスからなる第1のエッチングガスと、例えばH₂ガスとN₂ガスとの混合ガスからなる第2のエッチングガスとを順次用いるエッチングを行なって、図4（b）に示すように、第2の絶縁膜202及び第1の絶縁膜201をパターニングした後、第1のレジストパターン203を除去する。これにより、第2の絶縁膜202及び第1の絶縁膜201は配線間容量を特に低減したい領域にのみ残存する。

【0047】

次に、図4（c）に示すように、シリコン基板200の上に全面に亘って、気相成長法により、700 nmの厚さを有するプラズマTEOS膜（シリコン酸化膜）からなる第3の絶縁膜204を形成した後、図4（d）に示すように、CMP法により、第3の絶縁膜204における第2の絶縁膜202の上に存在する部分を除去し、第2の絶縁膜202上に第3の絶縁膜204を、10～50 nm程度残して、第3の絶縁膜204の表面をほぼ面一にする。このとき、低誘電率膜である第1の絶縁膜は露出しないので、スクラッチ等の欠陥が入ることはない。

【0048】

次に、図5（a）に示すように、第2の絶縁膜202及び第3の絶縁膜204の上に、配線溝形成領域に開口部205aを有する第2のレジストパターン205を形成する。

【0049】

次に、第2の絶縁膜202及び第3の絶縁膜204に対して第2のレジストパターン205をマスクにして、例えばCHF₃ガスとCF₄ガスとの混合ガスからなるエッチングガスを用いてエッチングを行なって、図5（b）に示すように、第2の絶縁膜202上の第3の絶縁膜204をエッチングするとともに、第3の絶縁膜204に300 nm程度の深さを有する配線溝206を形成した後、CHF₃ガスの供給を停止する一方、COガスの供給を開始して、第2の絶縁膜202をパターニングする。

【0050】

次に、例えば H_2 ガスと N_2 ガスとの混合ガスからなるエッチングガスを用いてエッチングを行なうことにより、図5(c)に示すように、第1の絶縁膜201に配線溝206を形成すると共に、第2のレジストパターン205を除去する。

【0051】

次に、図6(a)に示すように、配線溝206の内部を含む第2の絶縁膜202及び第3の絶縁膜204の上に全面に亘って、窒化タンタルからなるバリアメタル層及び銅からなるシード層を順次堆積した後、電解メッキによりシード層の上に銅膜を成長させることにより、バリアメタル層、シード層及び銅膜からなる金属膜207を配線溝206が充填されるように堆積する。

【0052】

次に、図6(b)に示すように、CMP法により、金属膜207における第2の絶縁膜202及び第3の絶縁膜204の上に存在する部分を除去して、金属配線208を形成した後、図6(c)に示すように、プラズマCVD法により、金属配線208、第2の絶縁膜202及び第3の絶縁膜204の上に、50nmの厚さを有し金属配線208を構成する銅の拡散を防止する炭化シリコン膜からなる第4の絶縁膜209を形成する。

【0053】

第2の実施形態によると、第1の実施形態と同様、配線ピッチが小さい金属配線同士の間、低誘電率膜を埋め込む必要がないため、低誘電率膜の材料の選択の範囲が広がると共に、配線ピッチが小さい金属配線同士の間、低誘電率材料を確実に介在させることができる。

【0054】

また、第2の絶縁膜202と第3の絶縁膜204とをほぼ面一にするためのCMP法による研磨は、シリコン酸化膜からなる第3の絶縁膜204に対して行なうため、低誘電率膜である第1の絶縁膜201に膜剥がれ及びスクラッチ等の欠陥が発生しない。

【0055】

また、機械的強度に劣る第1の絶縁膜201の上に機械的強度に優れる第2の

絶縁膜 2 0 2 を形成したため、第 3 の絶縁膜 2 0 4 に対して CMP 法による研磨を行なう際に、第 1 の絶縁膜 2 0 1 及び第 2 の絶縁膜 2 0 2 からなる低誘電率膜に膜減りが生じる事態を防止できる。

【 0 0 5 6 】

尚、第 2 の実施形態における第 1 の絶縁膜 2 0 1 としては、ポリアリルエーテル膜に代えて、有機材料を主成分とするアモルファスカーボン膜を用いてもよい。この場合には、エッチングガスとして、 H_2 ガスと N_2 ガスとの混合ガスを用いることができる。

【 0 0 5 7 】

また、第 2 の実施形態における第 1 の絶縁膜 2 0 1 としては、ポリアリルエーテルに代えて、炭素含有シリコン酸化膜を用いてもよい。この場合には、エッチングガスとして、 CHF_3 ガスと CF_4 ガスとの混合ガスを用いることが好ましい。

【 0 0 5 8 】

また、第 2 の実施形態における第 2 の絶縁膜 2 0 2 としては、炭化シリコン膜に代えて、無機材料を主成分とするシリコン酸窒化膜（機械的強度：10～15 GPa、比誘電率：5.0～6.0）を用いてもよい。シリコン酸窒化膜の機械的強度及び比誘電率は、酸素と窒素との混合比の変化に伴って変化する。この場合には、エッチングガスとして、 CHF_3 ガスと CF_4 ガスとの混合ガスを用いることができる。

【 0 0 5 9 】

また、第 2 の実施形態における第 2 の絶縁膜 2 0 2 としては、炭化シリコン膜に代えて、無機材料を主成分とする窒化シリコン膜（機械的強度：20 GPa、比誘電率：7.0）を用いてもよい。この場合には、エッチングガスとして、 CHF_3 ガスと CF_4 ガスとの混合ガスを用いることができる。

【 0 0 6 0 】

図 7 は、半導体集積回路装置（システム L S I チップ）のレイアウトの一例を示しており、シリコン基板には、CPU コアブロック A、ロジック回路ブロック B 1、ロジック回路ブロック B 2、DRAM アレイブロック C 1、DRAM ア

レイブロックC2及びSRAMアレイブロックDが設けられている。これらの機能ブロックを囲むように、シリコン基板の周縁部にはボンディングパッド領域Eが設けられている。このような半導体集積回路装置においては、機能ブロック同士を連結する配線（ブロック間配線）が形成されている。

【0061】

各実施形態においては、機能ブロック間を接続するブロック間配線を低誘電率膜領域に形成している。これにより、配線遅延が問題となる機能ブロック間で、配線スピードを確保している。

【0062】

以上のように、各実施形態では、ブロック間配線を低誘電率膜領域に形成し、それによって、配線間容量を低減し、配線遅延を防止する。

【0063】

また、各実施形態では、ボンディングパッド形成領域には、ボンディング時に大きな応力がかかるため、低誘電率膜はなく、機械的強度の大きいシリコン酸化膜で構成されている。

【0064】

【発明の効果】

本発明に係る半導体装置の製造方法によると、比誘電率の低い第1の絶縁膜を配線間容量を小さくしたい領域に存在させることができる。

【0065】

また、シリコン酸化膜等の機械的強度が低誘電率膜よりも大きい膜を研磨するときに、低誘電率膜は露出しないので、機械的強度に劣る低誘電率膜に膜剥がれ又はスクラッチ等の欠陥が発生する事態を防止できる。

【0066】

また、配線同士の間比誘電率の低い絶縁膜を埋め込まないので、配線間隔が小さくても配線同士の間比誘電率の低い絶縁膜を確実に介在させることができる。

【図面の簡単な説明】

【図1】

(a) ~ (c) は、第 1 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 2】

(a) ~ (c) は、第 1 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 3】

(a) ~ (c) は、第 1 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 4】

(a) ~ (d) は、第 2 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 5】

(a) ~ (c) は、第 2 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 6】

(a) ~ (c) は、第 2 の実施形態に係る半導体装置の製造方法の各工程を示す断面図

【図 7】

半導体集積回路装置において配線間容量を特に低くしたり領域を説明する平面図

【図 8】

従来の半導体装置の製造方法の各工程を示す断面図

【符号の説明】


- 1 0 0 シリコン基板
- 1 0 1 第 1 の絶縁膜
- 1 0 2 第 1 のレジストパターン
- 1 0 3 第 2 の絶縁膜
- 1 0 4 第 2 のレジストパターン
- 1 0 4 a 開口部

- 1 0 5 配線溝
- 1 0 6 金属膜
- 1 0 7 金属配線
- 1 0 8 第 3 の絶縁膜
- 2 0 0 シリコン基板
- 2 0 1 第 1 の絶縁膜
- 2 0 2 第 2 の絶縁膜
- 2 0 3 第 1 のレジストパターン
- 2 0 4 第 3 の絶縁膜
- 2 0 5 第 2 のレジストパターン
- 2 0 5 a 開口部
- 2 0 6 配線溝
- 2 0 7 金属膜
- 2 0 8 金属配線
- 2 0 9 第 4 の絶縁膜


【書類名】

図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



【書類名】 要約書

【要約】

【課題】 配線ピッチが小さい配線同士の間に低誘電率絶縁膜を確実に介在させることができるようにし、低誘電率絶縁膜に膜剥がれ又はスクラッチ等の欠陥が発生しないようにする。

【解決手段】 シリコン基板 1 0 0 の上に無機の低誘電率膜からなる第 1 の絶縁膜 1 0 1 を形成した後、第 1 の絶縁膜 1 0 1 をパターンニングして、第 1 の絶縁膜 1 0 1 を配線間容量を特に低くしたい領域に残存させる。シリコン基板 1 0 0 の上にシリコン酸化膜からなる第 2 の絶縁膜 1 0 3 を形成した後、CMP 法による研磨により第 2 の絶縁膜 1 0 3 を平坦化して、第 1 の絶縁膜 1 0 1 の表面に薄く第 2 の絶縁膜 1 0 3 を残す。第 1 の絶縁膜 1 0 1 及び第 2 の絶縁膜 1 0 3 に配線溝 1 0 5 を形成した後、該配線溝 1 0 5 に金属膜を埋め込んで金属配線を形成する。

【選択図】 図 2

【書類名】 出願人名義変更届（一般承継）
【提出日】 平成13年 4月26日
【あて先】 特許庁長官 殿
【事件の表示】
【出願番号】 特願2000-362300
【承継人】
【識別番号】 000005821
【氏名又は名称】 松下電器産業株式会社
【代表者】 中村 ▲邦▼夫
【提出物件の目録】
【物件名】 権利の承継を証明する書面 1
【援用の表示】 平成13年 4月16日付提出の特許番号第31505
60号の一般承継による特許権の移転登録申請書に添付
した登記簿謄本を援用する。

出 願 人 履 歴 情 報

識別番号 [000005843]

1. 変更年月日 1993年 9月 1日
[変更理由] 住所変更
住 所 大阪府高槻市幸町1番1号
氏 名 松下電子工業株式会社

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 5 8 2 1]

1. 変更年月日	1 9 9 0 年 8 月 2 8 日
[変更理由]	新規登録
住 所	大阪府門真市大字門真 1 0 0 6 番地
氏 名	松下電器産業株式会社